XC7Z100-2FFG900I: circuits integrats, incrustats, sistema en xip (SoC)

Arquitectura bàsica de SoC

Una arquitectura típica de sistema en xip consta dels components següents:
- Almenys un microcontrolador (MCU) o microprocessador (MPU) o processador de senyal digital (DSP), però pot haver-hi diversos nuclis de processador.
- La memòria pot ser una o més de RAM, ROM, EEPROM i memòria flash.
- Oscil·lador i circuits de bucle bloquejat en fase per proporcionar senyals de pols de temps.
- Perifèrics formats per comptadors i temporitzadors, circuits d'alimentació.
- Interfícies per a diferents estàndards de connectivitat com USB, FireWire, Ethernet, transceptor asíncron universal i interfícies perifèriques sèrie, etc.
- ADC/DAC per a la conversió entre senyals digitals i analògics.
- Circuits de regulació de tensió i reguladors de tensió.
Limitacions dels SoC

Actualment, el disseny d'arquitectures de comunicació SoC és relativament madur.La majoria de les empreses de xips utilitzen arquitectures SoC per a la seva fabricació de xips.Tanmateix, a mesura que les aplicacions comercials continuen buscant la coexistència d'instruccions i la predictibilitat, el nombre de nuclis integrats al xip continuarà augmentant i les arquitectures SoC basades en bus seran cada cop més difícils per satisfer les creixents demandes de la informàtica.Les principals manifestacions d'això són
1. poca escalabilitat.El disseny del sistema soC comença amb una anàlisi de requisits del sistema, que identifica els mòduls del sistema de maquinari.Perquè el sistema funcioni correctament, la posició de cada mòdul físic al SoC al xip és relativament fixa.Un cop finalitzat el disseny físic, s'han de fer modificacions, que poden ser efectivament un procés de redisseny.D'altra banda, els SoC basats en l'arquitectura de bus estan limitats en el nombre de nuclis de processador que es poden estendre sobre ells a causa del mecanisme de comunicació d'arbitratge inherent de l'arquitectura de bus, és a dir, només un parell de nuclis de processador es pot comunicar al mateix temps.
2. Amb una arquitectura de bus basada en un mecanisme exclusiu, cada mòdul funcional d'un SoC només pot comunicar-se amb altres mòduls del sistema un cop ha aconseguit el control del bus.En conjunt, quan un mòdul adquireix drets d'arbitratge de bus per a la comunicació, altres mòduls del sistema han d'esperar fins que el bus estigui lliure.
3. Problema de sincronització d'un rellotge únic.L'estructura del bus requereix una sincronització global, però, a mesura que la mida de la funció del procés es fa cada cop més petita, la freqüència de funcionament augmenta ràpidament, arribant als 10 GHz més tard, l'impacte causat pel retard de connexió serà tan greu que és impossible dissenyar un arbre de rellotge global. , i a causa de l'enorme xarxa de rellotge, el seu consum d'energia ocuparà la major part del consum total d'energia del xip.