Atributs del producte

Intel revela detalls del xip 3D: capaç d'apilar 100.000 milions de transistors, té previst llançar-se el 2023

El xip apilat 3D és la nova direcció d'Intel per desafiar la llei de Moore apilant els components lògics al xip per augmentar dràsticament la densitat de CPU, GPU i processadors d'IA.Amb els processos de xip a punt d'aturar-se, aquesta pot ser l'única manera de continuar millorant el rendiment.

Recentment, Intel va presentar nous detalls del disseny del seu xip Foveros 3D per als propers xips Meteor Lake, Arrow Lake i Lunar Lake a la conferència de la indústria de semiconductors Hot Chips 34.

Rumors recents han suggerit que el llac Meteor d'Intel es retardarà a causa de la necessitat de canviar la fitxa/chipset de la GPU d'Intel del node TSMC de 3 nm al node de 5 nm.Tot i que Intel encara no ha compartit informació sobre el node específic que utilitzarà per a la GPU, un representant de l'empresa va dir que el node previst per al component de la GPU no ha canviat i que el processador està en camí per a un llançament puntual el 2023.

En particular, aquesta vegada Intel només produirà un dels quatre components (la part de la CPU) utilitzats per construir els seus xips Meteor Lake: TSMC produirà els altres tres.Fonts del sector assenyalen que la fitxa de la GPU és TSMC N5 (procés de 5 nm).

Intel ha compartit les últimes imatges del processador Meteor Lake, que utilitzarà el node de 4 processos d'Intel (procés de 7 nm) i sortirà primer al mercat com a processador mòbil amb sis nuclis grans i dos nuclis petits.Els xips Meteor Lake i Arrow Lake cobreixen les necessitats dels mercats d'ordinadors mòbils i d'escriptori, mentre que Lunar Lake s'utilitzarà en ordinadors portàtils prims i lleugers, que cobreixen el mercat de 15 W i menys.

Els avenços en l'embalatge i les interconnexions estan canviant ràpidament la cara dels processadors moderns.Tots dos són ara tan importants com la tecnologia del node de procés subjacent, i probablement més importants d'alguna manera.

Moltes de les revelacions d'Intel dilluns es van centrar en la seva tecnologia d'embalatge 3D Foveros, que s'utilitzarà com a base per als seus processadors Meteor Lake, Arrow Lake i Lunar Lake per al mercat de consum.Aquesta tecnologia permet a Intel apilar verticalment xips petits en un xip base unificat amb interconnexions Foveros.Intel també està utilitzant Foveros per a les seves GPU Ponte Vecchio i Rialto Bridge i FPGA Agilex, de manera que es podria considerar la tecnologia subjacent per a diversos dels productes de nova generació de la companyia.

Intel ha introduït anteriorment 3D Foveros al mercat amb els seus processadors Lakefield de baix volum, però el Meteor Lake de 4 fitxes i el Ponte Vecchio de gairebé 50 fitxes són els primers xips de la companyia que es produeixen en massa amb aquesta tecnologia.Després d'Arrow Lake, Intel passarà a la nova interconnexió UCI, que li permetrà entrar a l'ecosistema del chipset mitjançant una interfície estandarditzada.

Intel ha revelat que col·locarà quatre conjunts de xips Meteor Lake (anomenats "rajoles / fitxes" en el llenguatge d'Intel) a la part superior de la capa intermèdia passiva / mosaic de base de Foveros.La fitxa base de Meteor Lake és diferent de la de Lakefield, que es pot considerar un SoC en cert sentit.La tecnologia d'embalatge 3D de Foveros també admet una capa intermèdia activa.Intel diu que utilitza un procés 22FFL optimitzat de baix cost i potència (el mateix que Lakefield) per fabricar la capa interposadora Foveros.Intel també ofereix una variant actualitzada "Intel 16" d'aquest node per als seus serveis de foneria, però no està clar quina versió de la rajola base Meteor Lake utilitzarà Intel.

Intel instal·larà mòduls de càlcul, blocs d'E/S, blocs de SoC i blocs de gràfics (GPU) mitjançant processos Intel 4 en aquesta capa intermèdia.Totes aquestes unitats estan dissenyades per Intel i utilitzen l'arquitectura d'Intel, però TSMC farà OEM els blocs d'E/S, SoC i GPU que hi ha.Això vol dir que Intel només produirà els blocs CPU i Foveros.

Fonts de la indústria diuen que la matriu d'E/S i el SoC es fan al procés N6 de TSMC, mentre que la tGPU utilitza TSMC N5.(Val la pena assenyalar que Intel es refereix a la fitxa d'E/S com a "Expansor d'E/S" o IOE)

Els futurs nodes del full de ruta de Foveros inclouen camps de 25 i 18 micres.Intel diu que fins i tot teòricament és possible aconseguir un espai de bump d'1 micra en el futur mitjançant interconnexions híbrides vinculades (HBI).