Serialitzador LVDS 2975 Mbps Automoció 40 pins WQFN EP T/R DS90UB927QSQX/NOPB
Atributs del producte
| TIPUS | DESCRIPCIÓ |
| Categoria | Circuits integrats (CI) |
| Mfr | Texas Instruments |
| Sèrie | Automoció, AEC-Q100 |
| paquet | Cinta i bobina (TR) Cinta tallada (CT) Digi-Reel® |
| SPQ | 2500T&R |
| Estat del producte | Actiu |
| Funció | Serialitzador |
| Velocitat de dades | 2.975 Gbps |
| EntradaTipus | FPD-Link, LVDS |
| Tipus de sortida | FPD-Link III, LVDS |
| Nombre de sortides | 13 |
| Nombre de sortides | 1 |
| Tensió - Alimentació | 3 V ~ 3,6 V |
| Temperatura de funcionament | -40 °C ~ 105 °C (TA) |
| Tipus de muntatge | Muntatge en superfície |
| Paquet / Estoig | 40-WFQFN Coixinet exposat |
| Paquet de dispositius del proveïdor | 40-WQFN (6x6) |
| Número de producte base | DS90UB927 |
1.
En analitzar la forma d'ona i2c de l'esclau, també trobareu un fenomen molt interessant, en llegir les dades del registre, l'esclau emetrà primer la seva forma d'ona per a la lectura prèvia, per exemple, per llegir les dades de l'adreça registrada 0x00, veureu a la forma d'ona després que el mestre hagi emès l'adreça de registre d'escriptura 0x00, després emetrà l'adreça esclau per a la lectura (R/W = (R/W = 1), un esclau emetrà 8 formes d'ona SCL per a la lectura prèvia immediatament després que la forma d'ona sigui emès, i aquests 8 rellotges no es corresponen al costat del mestre, el mestre s'emetrà més tard, de manera que l'esclau equival a emetre primer.
El disseny d'aquest lloc és molt intel·ligent perquè el protocol i2c estipula que l'estirament i2c només es pot produir en el novè bit, és a dir, el bit ACK.no es permet extreure la forma d'ona i no es reben dades de l'esclau en aquest moment, de manera que hi ha un problema.
L'enfocament de TI és que, com que hi ha una acció d'escriptura al davant, seguida d'una adreça d'esclau de lectura enviada immediatament després, està clar que l'adreça registrada que s'ha de llegir és la que s'escriu al davant, de manera que el mestre enviarà una adreça d'esclau de lectura. a l'extracció d'ACK de 9 bits mentre s'envia vuit SCL per a la lectura i escriptura del registre, i després allibera l'SCL, el mestre detecta l'alliberament de l'SCL després que el mestre detecta que l'SCL s'allibera i retransmet el rellotge de dades de lectura, moment en què les dades es retornen al CPU.
2.
Termes comuns o terminologia LVDS
1) Parell diferencial: es refereix a la transmissió del senyal LVDS mitjançant dos controladors de sortida per conduir dues línies de transmissió, una transportant el senyal i l'altra el seu senyal complementari.El senyal requerit és la diferència de tensió entre les dues línies de transmissió, que transporten la informació del senyal que s'ha de transmetre.
2) Parell de senyals: es refereix al circuit d'interfície LVDS on la sortida de cada canal de transmissió de dades o canal de transmissió de rellotge és de dos senyals (sortides positives i negatives)
3) Font: un dispositiu que genera una col·lecció de dades de text, gràfics, imatges, àudio i vídeo.
4) Receptor (sink): el dispositiu que processa i mostra les dades.
5) FPD-LINK: Flat Panel Display Link, una especificació d'interfície de vídeo digital d'alta velocitat basada en l'estàndard LVDS creat per National Semiconductor el 1996 (adquirit per Texas Instruments TI el 2011) per donar suport a la transferència de dades des del controlador gràfic a la pantalla LCD panell.
6) GMSL: Gigabit Multimedia Serial Link, el format de protocol de transmissió de senyal LVDS desenvolupat per Maxim basat en l'estàndard LVDS.
7) Canal directe: un canal de transmissió de dades d'alta velocitat des del serialitzador fins al deserialitzador.
8) Canal posterior: també anomenat canal invers, es refereix al canal de transmissió de dades de baixa velocitat des del deserialitzador fins al serialitzador.
