Xilinx/XC7K480T-2FFG1156I/XC7K480T/IC BOM FPGA/circuit integrat

Especificacions

Visió general dels FPGA XC7K480T-2FFG1156I
Descripció general
Els FPGA de la sèrie Xilinx® 7 comprenen quatre famílies de FPGA que aborden la gamma completa de requisits del sistema, que van des d'aplicacions de baix cost, factor de forma petit, sensibles al cost i de gran volum fins a ample de banda de connectivitat d'alta gamma, capacitat lògica i capacitat de processament de senyal. per a les aplicacions d'alt rendiment més exigents.Els FPGA de la sèrie 7 inclouen:
• Família Spartan®-7: optimitzat per a un baix cost, la menor potència i un alt rendiment d'E/S.Disponible en envasos de baix cost i molt petit factor de forma per a la menor empremta de PCB.
• Família Artix®-7: optimitzada per a aplicacions de baixa potència que requereixen transceptors sèrie i alt DSP i rendiment lògic.Proporciona el cost total més baix de la llista de materials per a aplicacions d'alt rendiment i sensibles als costos.
• Família Kintex®-7: optimitzada per obtenir el millor preu-rendiment amb una millora 2X en comparació amb la generació anterior, permetent una nova classe d'FPGA.
• Família Virtex®-7: optimitzat per al màxim rendiment i capacitat del sistema amb una millora 2X en el rendiment del sistema.Dispositius de màxima capacitat habilitats per la tecnologia d'interconnexió de silici apilat (SSI).
Construïts amb una tecnologia de procés d'última generació, d'alt rendiment i baixa potència (HPL), 28 nm, high-k metal gate (HKMG), els FPGA de la sèrie 7 permeten un augment inigualable del rendiment del sistema amb 2,9 Tb/ s d'amplada de banda d'E/S, 2 milions de capacitat de cèl·lules lògiques i 5,3 TMAC/s DSP, alhora que consumeixen un 50% menys d'energia que els dispositius de generació anterior per oferir una alternativa totalment programable a ASSP i ASIC.
Característiques
• Lògica FPGA d'alt rendiment avançada basada en tecnologia de taula de cerca (LUT) de 6 entrades reals configurable com a memòria distribuïda.
• RAM de bloc de dos ports de 36 Kb amb lògica FIFO integrada per a la memòria intermèdia de dades en xip.
• Tecnologia SelectIO™ d'alt rendiment amb suport per a interfícies DDR3 de fins a 1.866 Mb/s.
• Connectivitat sèrie d'alta velocitat amb transceptors multigigabit integrats des de 600 Mb/s fins a velocitats màximes de 6,6 Gb/s fins a 28,05 Gb/s, que ofereix un mode especial de baix consum, optimitzat per a interfícies xip a xip .
• Una interfície analògica configurable per l'usuari (XADC), que incorpora dos convertidors analògic-digital de 12 bits 1MSPS amb sensors tèrmics i de subministrament en xip.
• Talls DSP amb multiplicador de 25 x 18, acumulador de 48 bits i pre-sumador per a un filtrat d'alt rendiment, inclòs el filtratge de coeficient simètric optimitzat.
• Potents quadres de gestió del rellotge (CMT), que combinen blocs de bucle bloquejat en fase (PLL) i gestors de rellotge de mode mixt (MMCM) per a una alta precisió i una baixa fluctuació.
• Bloc integrat per a PCI Express® (PCIe), per a dissenys de port arrel i port arrel de fins a x8 Gen3.
• Àmplia varietat d'opcions de configuració, inclosa la compatibilitat amb memòries de productes bàsics, xifratge AES de 256 bits amb autenticació HMAC/SHA-256 i detecció i correcció SEU integrades.
• Embalatge de xip abatible sense tapa, de baix cost, unió de cables i d'alta integritat del senyal, que ofereix una migració fàcil entre els membres de la família en el mateix paquet.Tots els paquets disponibles sense Pb i paquets seleccionats en opció Pb.
• Dissenyat per a un alt rendiment i una potència més baixa amb 28 nm, procés HKMG, HPL, tecnologia de procés de tensió central d'1,0 V i opció de voltatge central de 0,9 V per a una potència encara més baixa.
La sèrie XC7K480T-2FFG1156I de FPGA (Field Programable Gate Array) de Xilinx és FPGA, Kintex-7, MMCM, PLL, 400 E/S, 710 MHz, 477760 cèl·lules, 970 mV a 1,03 V i substituts FCBGA, Visualització-1 V, FCBGA, Alternatives amb fulls de dades, estoc, preus dels distribuïdors autoritzats a FPGAkey.com i també podeu cercar altres productes FPGA.
Característiques
Lògica FPGA d'alt rendiment avançada basada en tecnologia de taula de cerca de 6 entrades (LUT) real configurable com a memòria distribuïda.
RAM de bloc de dos ports de 36 Kb amb lògica FIFO integrada per a la memòria intermèdia de dades en xip.
Tecnologia SelectIO d'alt rendiment amb suport per a interfícies DDR3 de fins a 1.866 Mb/s.
Connectivitat sèrie d'alta velocitat amb transceptors multigigabit integrats des de 600 Mb/s fins a velocitats màximes de 6,6 Gb/s fins a 28,05 Gb/s, que ofereix un mode especial de baix consum, optimitzat per a interfícies xip a xip.
Una interfície analògica configurable per l'usuari (XADC), que incorpora convertidors analògics a digitals 1MSPS duals de 12 bits amb sensors tèrmics i de subministrament en xip.
Talls DSP amb multiplicador de 25 x 18, acumulador de 48 bits i pre-sumador per a un filtrat d'alt rendiment, inclòs el filtratge de coeficient simètric optimitzat.
Potents quadres de gestió de rellotges (CMT), que combinen blocs de bucle bloquejat en fase (PLL) i gestors de rellotges de mode mixt (MMCM) per a una alta precisió i una baixa fluctuació.
Bloc integrat per a PCI Express (PCIe), per a dissenys de ports arrel i ports arrel de fins a x8 Gen3.
Àmplia varietat d'opcions de configuració, inclosa la compatibilitat amb memòries de productes bàsics, xifratge AES de 256 bits amb autenticació HMAC/SHA-256 i detecció i correcció SEU integrades.
Embalatge de baix cost, unió de filferro, xip sense tapa i xip d'alta integritat del senyal que ofereix una migració fàcil entre els membres de la família en el mateix paquet.Tots els paquets disponibles sense Pb i paquets seleccionats en opció Pb.
Dissenyat per a un alt rendiment i una potència més baixa amb 28 nm, procés HKMG, HPL, tecnologia de procés de tensió central de 1,0 V i opció de voltatge central de 0,9 V per a una potència encara més baixa.