XCVU9P-2FLGB2104I: circuits integrats, matriu de porta programable de camp incrustat
Atributs del producte
TIPUS | DESCRIPCIÓ | SELECCIONA |
Categoria | Circuits integrats (CI) | |
Mfr | AMD | |
Sèrie | Virtex® UltraScale+™ | |
paquet | Safata | |
Estat del producte | Actiu | |
DigiKey programable | No verificat | |
Nombre de LAB/CLB | 147780 | |
Nombre d'elements lògics/cel·les | 2586150 | |
Bits de RAM totals | 391168000 | |
Nombre d'E/S | 702 | |
Tensió - Alimentació | 0,825 V ~ 0,876 V | |
Tipus de muntatge | Muntatge en superfície | |
Temperatura de funcionament | -40 °C ~ 100 °C (TJ) | |
Paquet / Estoig | 2104-BBGA, FCBGA | |
Paquet de dispositius del proveïdor | 2104-FCBGA (47,5 x 47,5) | |
Número de producte base | XCVU9 |
Documents i mitjans
TIPUS DE RECURSOS | ENLLAÇ |
Fulls de dades | Full de dades de Virtex UltraScale+ FPGA |
Informació ambiental | Xiliinx RoHS Cert |
Models EDA | XCVU9P-2FLGB2104I d'Ultra Librarian |
Classificacions ambientals i d'exportació
ATRIBUT | DESCRIPCIÓ |
Estat RoHS | Compatibilitat amb ROHS3 |
Nivell de sensibilitat a la humitat (MSL) | 4 (72 hores) |
ECCN | 3A001A7B |
HTSUS | 8542.39.0001 |
FPGA
FPGA (Field Programmable Gate Array) és un desenvolupament posterior de dispositius programables com ara PAL (Programmable Array Logic) i GAL (General Array Logic).Va sorgir com un circuit semi-personalitzat en el camp dels circuits integrats específics d'aplicació (ASIC), abordant les deficiències dels circuits personalitzats i superant el nombre limitat de portes dels dispositius programables originals.
El disseny FPGA no és només l'estudi de xips, sinó principalment l'ús de patrons FPGA per al disseny de productes en altres indústries.A diferència dels ASIC, els FPGA s'utilitzen més àmpliament a la indústria de les comunicacions.Mitjançant l'anàlisi del mercat global de productes FPGA i proveïdors relacionats, combinat amb la situació actual actual a la Xina i els principals productes nacionals FPGA es poden trobar en la direcció de desenvolupament futur de la tecnologia rellevant, té un paper molt important en la promoció de la millora general. del nivell científic i tecnològic de la Xina.
A diferència del model tradicional de disseny de xips, els xips FPGA no es limiten a la investigació i el disseny de xips, sinó que es poden optimitzar per a una àmplia gamma de productes amb un model de xip específic.Des del punt de vista del dispositiu, el propi FPGA constitueix un circuit integrat típic en un circuit semi-personalitzat, que conté mòduls de gestió digital, unitats incrustades, unitats de sortida i unitats d'entrada.Sobre aquesta base, cal centrar-se en una optimització integral del xip del xip FPGA, afegint noves funcions del xip millorant el disseny actual del xip, simplificant així l'estructura general del xip i millorant el rendiment.
Estructura bàsica:
Els dispositius FPGA pertanyen a una mena de circuit semipersonalitzat en circuits integrats per a finalitats especials, que són matrius lògiques programables i poden resoldre eficaçment el problema del nombre de circuits de porta baix dels dispositius originals.L'estructura bàsica de l'FPGA inclou unitats d'entrada i sortida programables, blocs lògics configurables, mòduls de gestió de rellotges digitals, RAM de blocs incrustats, recursos de cablejat, nuclis durs dedicats integrats i unitats funcionals incrustades inferiors.Els FPGA s'utilitzen àmpliament en el camp del disseny de circuits digitals a causa dels seus rics recursos de cablejat, programació repetible i alta integració i poca inversió.El flux de disseny FPGA inclou el disseny d'algoritmes, simulació i disseny de codi, depuració de plaques, el dissenyador i els requisits reals per establir l'arquitectura de l'algorisme, utilitzeu EDA per establir l'esquema de disseny o HD per escriure el codi de disseny, assegureu-vos mitjançant la simulació de codi La solució de disseny compleix els requisits reals i, finalment, es realitza la depuració a nivell de placa, utilitzant el circuit de configuració per descarregar els fitxers rellevants al xip FPGA per verificar el funcionament real.