(Nou i original) En estoc Xip IC 3S200A-4FTG256C XC3S200A-4FTG256C

Atributs del producte

 Matriu de porta programable de camp

 Amatriu de portes programable en camp(FPGA) és uncircuit integratdissenyat per ser configurat per un client o un dissenyador després de la fabricació, d'aquí el termeprogramable en camp.La configuració FPGA s'especifica generalment mitjançant allenguatge de descripció del maquinari(HDL), similar al que s'utilitza per a uncircuit integrat específic de l'aplicació(ASIC).Esquemes de circuitss'utilitzaven anteriorment per especificar la configuració, però això és cada cop més rar a causa de l'arribada deautomatització del disseny electròniceines.

Els FPGA contenen una matriu deprogramable blocs lògics, i una jerarquia d'interconnexions reconfigurables que permeten connectar els blocs.Els blocs lògics es poden configurar per dur a terme complexosfuncions combinacionals, o actuar com a simpleportes lògiquesM'agradaIiXOR.A la majoria de FPGA, també inclouen blocs lògicselements de memòria, que pot ser senzillxancleteso blocs de memòria més complets.^[1]Molts FPGA es poden reprogramar per implementar diferentsfuncions lògiques, permetent la flexibilitatinformàtica reconfigurabletal com es realitza asoftware de l'ordinador.

Els FPGA tenen un paper notablesistema incrustatdesenvolupament a causa de la seva capacitat per iniciar el desenvolupament de programari del sistema simultàniament amb el maquinari, permetre simulacions de rendiment del sistema en una fase molt primerenca del desenvolupament i permetre diverses proves del sistema i iteracions de disseny abans de finalitzar l'arquitectura del sistema.^[2]

Història[editar]

La indústria FPGA va sorgirmemòria programable de només lectura(PROM) idispositius lògics programables(PLDs).Tant els PROM com els PLD tenien l'opció de programar-se per lots en una fàbrica o al camp (programables en camp).^[3]

Alterava ser fundada el 1983 i va lliurar el primer dispositiu lògic reprogramable de la indústria el 1984, l'EP300, que presentava una finestra de quars al paquet que permetia als usuaris il·luminar una làmpada ultraviolada a la matriu per esborrar-la.EPROMcel·les que contenen la configuració del dispositiu.^[4]

Xilinxva produir el primer programable de camp comercialment viablematriu de portael 1985^[3]- el XC2064.^[5]El XC2064 tenia portes programables i interconnexions programables entre portes, els inicis d'una nova tecnologia i mercat.^[6]El XC2064 tenia 64 blocs lògics configurables (CLB), amb dues entrades de trestaules de consulta(LUTs).^[7]

L'any 1987, elCentre de guerra de superfície navalva finançar un experiment proposat per Steve Casselman per desenvolupar un ordinador que implementés 600.000 portes reprogramables.Casselman va tenir èxit i es va emetre una patent relacionada amb el sistema el 1992.^[3]

Altera i Xilinx van continuar sense qüestions i van créixer ràpidament des de 1985 fins a mitjans de la dècada de 1990, quan van sorgir competidors, erosionant una part important de la seva quota de mercat.El 1993, Actel (araMicrosemi) servia al voltant del 18 per cent del mercat.^[6]

La dècada de 1990 va ser un període de ràpid creixement per als FPGA, tant en la sofisticació del circuit com en el volum de producció.A principis de la dècada de 1990, els FPGA es van utilitzar principalmenttelecomunicacionsitreball en xarxa.A finals de la dècada, els FPGA van trobar el seu camí en aplicacions de consum, automoció i industrials.^[8]

El 2013, Altera (31%), Actel (10%) i Xilinx (36%) representaven aproximadament el 77% del mercat de FPGA.^[9]

Empreses com Microsoft han començat a utilitzar FPGA per accelerar sistemes d'alt rendiment i intensius computacionalment (com elcentres de dadesque operen els seusCercador Bing), a causa de larendiment per wattavantatges que ofereixen els FPGA.^[10]Microsoft va començar a utilitzar FPGA peraccelerarBing el 2014 i el 2018 van començar a desplegar FPGA en altres càrregues de treball del centre de dades per als seusAzure la computació en núvolplataforma.^[11]

Les cronologies següents indiquen el progrés en diferents aspectes del disseny de FPGA:

Portes

• 1987: 9.000 portes, Xilinx^[6]
• 1992: 600.000, Departament de Guerra de Superfície Naval^[3]
• Principis dels anys 2000: milions^[8]
• 2013: 50 milions, Xilinx^[12]

Mida del mercat

• 1985: Primera FPGA comercial: Xilinx XC2064^[5][6]
• 1987: 14 milions de dòlars^[6]
• c.1993: > 385 milions de dòlars^{[6][verificació fallida]}
• 2005: 1.900 milions de dòlars^[13]
• Estimacions del 2010: 2.750 milions de dòlars^[13]
• 2013: 5.400 milions de dòlars^[14]
• Estimació 2020: 9.800 milions de dòlars^[14]

Comença el disseny

Ainici del dissenyés un nou disseny personalitzat per a la implementació en un FPGA.

• 2005: 80.000^[15]
• 2008: 90.000^[16]

Disseny[editar]

Els FPGA contemporanis tenen grans recursos deportes lògiquesi blocs de RAM per implementar càlculs digitals complexos.Com que els dissenys FPGA utilitzen taxes d'E/S molt ràpides i dades bidireccionalsautobusos, es converteix en un repte verificar el moment correcte de les dades vàlides dins del temps de configuració i temps de retenció.

Planificació del sòlpermet l'assignació de recursos dins dels FPGA per complir amb aquestes limitacions de temps.Els FPGA es poden utilitzar per implementar qualsevol funció lògica que anASICpot actuar.La possibilitat d'actualitzar la funcionalitat després de l'enviament,reconfiguració parciald'una part del disseny^[17]i els baixos costos d'enginyeria no recurrents en relació amb un disseny ASIC (malgrat el cost unitari generalment més elevat), ofereixen avantatges per a moltes aplicacions.^[1]

Alguns FPGA tenen funcions analògiques a més de funcions digitals.La característica analògica més comuna és programablevelocitat d'augmenta cada pin de sortida, permetent a l'enginyer establir taxes baixes en pins lleugerament carregats que d'una altra maneraanelloparellainacceptable, i establir taxes més altes en pins amb molta càrrega en canals d'alta velocitat que, d'altra manera, s'executarien massa lentament.^[18][19]També són comuns el quars-oscil·ladors de cristall, oscil·ladors de resistència-capacitat en xip ibucles bloquejats en faseamb incrustatoscil·ladors controlats per tensiós'utilitza per a la generació i gestió del rellotge, així com per als rellotges de transmissió del serialitzador-deserialitzador d'alta velocitat (SERDES) i la recuperació del rellotge del receptor.Bastant comuns són diferencialscomparadorsals pins d'entrada dissenyats per ser connectatssenyalització diferencialcanals.Uns quants "senyal mixtEls FPGA” tenen perifèrics integratsconvertidors analògic-digital(ADC) iconvertidors de digital a analògic(DAC) amb blocs de condicionament de senyal analògic que els permeten funcionar com asistema en un xip(SoC).^[20]Aquests dispositius difuminen la línia entre una FPGA, que porta uns i zeros digitals al seu teixit d'interconnexió programable interna, imatriu analògic programable en camp(FPAA), que transporta valors analògics al seu teixit d'interconnexió programable interna.

Blocs lògics[editar]

Article principal:Bloc lògic

Exemple simplificat d'il·lustració d'una cel·la lògica (LUT –Taula de cerca, FA -sumador complet, DFF -Chancleta tipus D)

L'arquitectura FPGA més comuna consisteix en una matriu deblocs lògics(anomenats blocs lògics configurables, CLB o blocs de matriu lògica, LAB, segons el proveïdor),Coixinets d'E/S, i canals d'encaminament.^[1]En general, tots els canals d'encaminament tenen la mateixa amplada (nombre de cables).Diversos coixinets d'E/S poden cabre a l'alçada d'una fila o a l'amplada d'una columna de la matriu.

"Un circuit d'aplicació s'ha de mapejar en una FPGA amb recursos adequats.Tot i que el nombre de CLB/LAB i E/S requerits es determina fàcilment a partir del disseny, el nombre de pistes d'encaminament necessàries pot variar considerablement fins i tot entre dissenys amb la mateixa quantitat de lògica.(Per exemple, ainterruptor de barra transversalrequereix molt més encaminament que amatriu sistòlicaamb el mateix nombre de portes.Atès que les pistes d'encaminament no utilitzades augmenten el cost (i disminueixen el rendiment) de la peça sense aportar cap benefici, els fabricants de FPGA intenten proporcionar prou pistes perquè la majoria dels dissenys que s'ajustin en termes detaules de consulta(LUT) i E/S poden serencaminat.Això ve determinat per estimacions com les derivades deLa regla del lloguero mitjançant experiments amb dissenys existents".^[21]A partir del 2018,xarxa en xips'estan desenvolupant arquitectures d'encaminament i interconnexió.^{[cal citació]}

En general, un bloc lògic consta d'unes poques cel·les lògiques (anomenades ALM, LE, slice, etc.).Una cel·la típica consta d'una LUT de 4 entrades, asumador complet(FA) i aChancleta tipus D.Es poden dividir en dues LUT de 3 entrades.Enmode normalaquests es combinen en una LUT de 4 entrades a través de la primeramultiplexor(mux).Enaritmèticamode, les seves sortides s'alimenten al sumador.La selecció del mode es programa al segon mux.La sortida pot ser qualsevolsincrònicoasíncron, en funció de la programació del tercer mux.A la pràctica, sencer o parts del sumador ho sónemmagatzemats com a funcionsa les LUT per estalviarespai.^[22][23][24]

Blocs durs[editar]

Les famílies modernes de FPGA amplien les capacitats anteriors per incloure una funcionalitat de nivell superior fixada en silici.Tenir aquestes funcions comunes incrustades al circuit redueix l'àrea requerida i dóna a aquestes funcions una velocitat més gran en comparació amb la construcció de primitives lògiques.Alguns exemples d'aquests inclouenmultiplicadors, genèricBlocs DSP,processadors encastats, lògica d'E/S d'alta velocitat i incrustadarecords.

Els FPGA de gamma alta poden contenir alta velocitattransceptors multigigabitinuclis IP durstal comnuclis de processador,Ethernet unitats de control d'accés mitjans,PCI/PCI Expresscontroladors i controladors de memòria externa.Aquests nuclis existeixen al costat del teixit programable, però estan construïts a partir detransistorsen lloc de LUT, de manera que tinguin nivell ASICrendimenticonsum energèticsense consumir una quantitat significativa de recursos de teixit, deixant més de la tela lliure per a la lògica específica de l'aplicació.Els transceptors multigigabit també contenen circuits d'entrada i sortida analògics d'alt rendiment juntament amb serialitzadors i deserialitzadors d'alta velocitat, components que no es poden construir a partir de LUT.Funcionalitat de capa física de nivell superior (PHY), com aracodificació de línieses pot implementar o no juntament amb els serialitzadors i deserialitzadors en lògica dura, depenent de la FPGA.