AM1808EZWT3 Original i nou amb preu competitiu en estoc Proveïdor de circuits integrats
Atributs del producte
TIPUS | IL·LUSTRAR | ESCOLLIR |
categoria | Circuits integrats (CI) |
|
fabricant | Texas Instruments |
|
sèrie | Sitara™ |
|
embolicar | safata |
|
Estat del producte | Actiu |
|
Processador central | ARM926EJ-S |
|
Nombre de nuclis/amplada del bus | 1 nucli I, 32 bits |
|
velocitat | 375 MHz |
|
Processador secundari/DSP | control del sistema;CP15 |
|
Controlador de RAM | LPDDR, DDR2 |
|
Acceleració gràfica | no |
|
Controladors de pantalla i interfície | LCD |
|
Ethernet | 10/100 Mbps (1) |
|
HORARI | SATA 3 Gbps (1) |
|
USB | USB 1.1 + PHY (1)、USB 2.0 + PHY (1) |
|
Tensió - E/S | 1,8 V, 3,3 V |
|
Temperatura de funcionament | 0 °C ~ 90 °C (TJ) |
|
Característiques de seguretat | - |
|
Tipus d'instal·lació | Tipus d'adhesiu de superfície |
|
Paquet/Habitatge | 361-LFBGA |
|
Encapsulació de components del proveïdor | 361-NFBGA (16 x 16) |
|
Interfície addicional | I²C, McASP, McBSP, SPI, MMC/SD, UART |
|
Número mestre del producte | AM1808 |
Tipus de circuit integrat
El microprocessador de 16 bits es pot dividir en dues parts, una part és la unitat d'execució (EU), que és la part que executa les instruccions;l'altra part és la unitat d'interfície de bus (BIU), que està connectada al bus 8086 i executa l'operació d'obtenir instruccions de la memòria.Després de dividir el microprocessador en EU i BIU, les operacions d'obtenció d'instruccions i d'execució d'instruccions es poden solapar.La part de la UE té un fitxer de registre, que consta de 8 registres de 16 bits, que es poden utilitzar per emmagatzemar dades, índex i punter de pila, unitat lògica d'operacions aritmètiques (ALU) per realitzar operacions aritmètiques i operacions lògiques, i registres de marca per emmagatzemar les condicions dels resultats d'aquestes operacions.Aquestes unitats de la unitat d'execució transfereixen dades a través del bus de dades.La unitat d'interfície de bus també té un fitxer de registre, on CS, DS, SS i ES són registres de segment per a la segmentació de l'espai de memòria.IP és el punter d'instruccions.El registre de comunicacions internes també és un registre per emmagatzemar dades temporalment.La cua d'ordres és per emmagatzemar el flux d'ordres obtingut prèviament.La part de la interfície de bus també té un sumador d'adreces, que afegeix el valor del registre del segment i el valor de compensació per obtenir una adreça física de 20 bits.Les dades i les adreces es connecten amb el bus del sistema 8086 extern mitjançant la lògica de control del bus.El 8086 té un bus de dades de 16 bits.Quan el processador i el dispositiu fora del xip transmeten dades, es transmet un nombre binari de 16 bits en una classe.8086 té una estructura de canonada primària, que pot realitzar la superposició d'operacions en xip i operacions fora de xip.